RISC-V® デバッガ＆トレース

概要

あらゆるチップのあらゆるRISC-Vコア

RV32を使用した小さなマイクロコントローラからRV64を使用した巨大なマルチコアアプリケーションプロセッサまで、RISC-V命令セットアーキテクチャ（ISA）を実装したあらゆる設計を最先端の開発ツールで解析できます。

当社のTRACE32® ツールを使用することにより、SoC内の全てのRISC-Vコア(他の全てのコアも含む)を単一のデバッグインタフェースで同時にデバッグ及び制御することができます。TRACE32®ツールは、全ての主要なRISC-Vトレースシステムのオンチップ及びオフチップトレースをリアルタイムにサポートします。

当初から当社はRISC-V財団の戦略的メンバーであり、RISC-V ISAを実装するほぼすべての今日のチップをサポートしてきました。RISC-Vプロセッサの設計者や半導体メーカーとの長年にわたる緊密なパートナーシップのおかげで、将来のチップ開発にも当初から対応することができ、お客様の将来性のある投資をお約束します。

対応サブアーキテクチャ

RISC-V 32bit/64bit、AndesCore™ V5、SiFive®コアIP

デバッグ・ハイライト

すべてのRISC-V ISA拡張のすべてのデバッグ機能を利用する

当社の強力なデバッグモジュールを使用することで、浮動小数点、圧縮命令、ベクトル演算、アトミック命令、整数乗算、さらにはカスタムISA拡張など、あらゆるISA拡張を含むRISC-Vコア設計に当社のフルデバッグ機能セットを適用できます。完全なオンチップブレークポイントサポート、ランタイムメモリアクセス、フラッシュプログラミング、ベンチマークカウンタを利用できます。すべてがスクリプト化可能であるため、テストの自動化が非常に簡単です。

デバッグシステムの詳細

あらゆるデバッグインターフェースプロトコルをサポート

クラシックJTAG、コンパクトJTAG（2線式）、Arm CoreSight SoC-400/600（SWD、APB、JTAG-AP、CTI）およびTessentデバッグインターフェース（JTAG/USBコミュニケータ、JPAM、クロストリガ）を介したデバッグ。

すべてのRISC-V ISA拡張をサポート

当社のディスアセンブラとアセンブラを使用して、すべての批准済みISA拡張を含むRISC-Vコア設計のコードをデバッグできます。カスタムのRISC-V ISA拡張をサポートするために、ディスアセンブラ、アセンブラ、およびツールチェイン内の他のすべてのコンポーネントを拡張することができます。

マルチアーキテクチャSoCにおけるRISC-Vコアのデバッグ

1つのデバッグプローブで、すべてのRISC-Vコアと非RISC-Vコアを同時にデバッグできます。対称型（SMP）または非対称型（AMP）のマルチプロセッシング環境において、RV32（32ビット）とRV64（64ビット）のRISC-Vコア、およびその両方をサポートしています。

フルソフトウェアスタックのデバッグ

FreeRTOS™、Linux™、Zephyr OS™等、多くの一般的なターゲットOSで動作します。TRACE32® OS-awareデバッグは、スレッド、メッセージキューなどの全てのOSオブジェクトをクエリし、表示することができます。

どのRISC-Vコアを使いますか？
当社の定義済みソリューションのカタログをご覧いただき、お客様のプロジェクトに最適なツールセットを見つけてください。

チップを選択する

トレース機能

各RISC-Vチップのコア動作をキャプチャする

ストップモードデバッグは強力なツールですが、トレースはさらに優れています。当社のRISC-V向けトレースソリューションは、様々な技術に対応したオンチップトレースと、より強力なオフチップトレースの両方をサポートしており、トレースデータをターゲットメモリ内に保存したり、当社のPowerTraceツールのいずれかに出力したりすることができます。

トレースシステムの詳細

RISC-Vの重要なトレースソースの両方をサポート

当社のTRACE32 ツールは、独自の SiFive Nexus Trace Encoder と独自の Tessent Trace Encoder の両方をサポートしています。どちらの場合も、トレースIPがArm CoreSightトレースインフラに統合されている場合もサポートされます。

RISC-Vのオフチップおよびオンチップトレースへの幅広い対応

当社のTRACE32 ツールは、RISC-Vチップに実装されている主要なパラレルおよびシリアルのオフチップトレースインターフェースをすべてサポートしています。RISC-V PIB、Arm TPIU、AURORA、Tessent USBなどが含まれます。さらに、TRACE32 、RISC-Vチップに実装されている多くのオンチップトレーステクノロジもサポートしています。これらには、Arm CoreSight（ETF、ETB、ETR）、Tessent SMB、SiFive SRAM/SBAが含まれています。

マルチプルコア間の相互作用の分析

当社のトレースソリューションは、マルチコアトレースをサポートし、コア間のダイナミックな相互作用を記録、解析します。ミックスアーキテクチャSoCの場合、CoreSight Trace Formatterのようなプロトコルをサポートし、RISC-Vコアと非RISC-Vコアを同時にトレースします。

詳細なランタイム情報の取得

当社のトレースソリューションは、SoCトレースIPによって提供される完全なプログラムフローを記録することができます。記録されたデータに基づいて、当社のツールは詳細なタイミングとコードカバレッジの測定を提供します。これは、当社のPowerTraceモジュールのディープメモリで最も効果的に機能します。

どのRISC-Vコアを使いますか？
当社の定義済みソリューションのカタログをご覧いただき、お客様のプロジェクトに最適なツールセットを見つけてください。

チップを選択する

バーチャル・プロトタイピング

シリコンの前に準備を整えよう

SoCが完成する前に、カスタムSoCでRISC-Vコードをテストできます。SoCのテーピングアウトには多くの時間がかかりますが、TRACE32 、仮想プロトタイプやシミュレータ上で、後で実際のチップで使用するのと同じGUIやツールセットを使ってソフトウェア開発を開始することができます。また、テーピングアウトを始める前に、個々のSoCのデバッグインターフェースを検証することもある程度可能です。

SystemCモデルにおけるGDBとデバッグ・コードの統合

GNUデバッガGDBを、プロセッサやシステムオンチップ（SoC）の高速で正確なSystemCモデルと統合し、シリコンが入手可能になる前の早期ソフトウェア開発、テスト、性能解析を実現します。

仮想プラットフォーム上で複数のRISC-Vコアをデバッグする

マルチコアデバッグ(MCD)API経由でTRACE32®PowerView を接続し、フルプロセッサモデルのコードをデバッグすることができます。MCDをサポートする仮想プロトタイピングプラットフォーム、例えばSynopsys Virtualizerを使用します。

インストラクションセットシミュレータによるユニットテスト

TRACE32®PowerView はRISC-Vインストラクションセットシミュレータを内蔵しており、モジュールテストやリグレッションテストに最適です。

プレシリコン検証の実施

シミュレートされたVerilogまたはVHDLネットリストを使用して、テープアウト前にデバッグメカニズムを含むSoCを検証します。当社のGeneric Transactor Library (GTL)を使用すると、JTAGレベルでプレシリコンデバッグを実行できます。

ツールチェーンサポート

RISC-V対応のサードパーティツール

コンパイラ (1)

製品

会社概要

Language

GCC

GNUコンパイラ・コレクション

C、C++、GCC

シミュレーター、エミュレーター、バーチャル・ターゲット (4)

製品

会社概要

GDB

ヒパーシム

ABIX GmbH

Tessent Embedded Analytics - former UltraSoc

シーメンスAG

VIRTUALIZER and VDK

シノプシス

以下の機能は、TRACE32 がサポートするすべてのアーキテクチャで利用可能です。お使いのデバイスやツールがここに掲載されていない場合は、お問い合わせください。

ホストOS

当社のデバッグソフトウェアは、すべての主要なオペレーティングシステムで動作します。

すべてを見る

フラッシュデバイス

当社は、多種多様なフラッシュデバイスのプログラミングをサポートしています。NOR、NAND、SPI、QSPI、EMMC など。

すべてを見る

サードパーティとの統合

統合により、TRACE32 を他のツールと簡単に使用することができます。

すべてを見る

RISC-V® デバッガ＆トレース