PowerDebugシステム
ほとんどのチップをデバッグするための基盤
PowerDebugモジュールは、ターゲットに近い専用デバッグアクセラレータで応答時間を短縮し、アップロード/ダウンロード速度を向上させ、多くのデバッグ決定をホストからオフロードします。これにより、ホストベースのデバッグシステムと比較してデバッグ作業が大幅に高速化し、開発期間とコストを削減します。
最高のシグナルインテグリティでターゲットに接続
ターゲットとPowerDebugモジュールの間に位置するのが、プラットフォーム固有のデバッグプローブです。このプローブは、電圧、信号、サポートされるプロトコル、物理的な寸法など、デバッグ・インターフェースの仕様に適応します。アクティブ回路は、ターゲットプロセッサのできるだけ近くに配置され、最高のシグナルインテグリティを保証します。
デバッグプローブには、ターゲットプロセッサアーキテクチャ用のライセンスが含まれています。SoC内で複数のコアを同時にデバッグする場合、プローブは複数のプロセッサアーキテクチャのライセンスを取得できます。
ターゲット開発ボードや最終的なターゲットハードウェアが異なれば、メカニカルコネクタも異なる場合があります。デバッグプローブをテスト対象ユニットにマッピングするために、さまざまなアダプタとコンバータが利用可能です。
CombiProbe は、デバッグとトレースを統合した2つのポートを備えた高度なデバッグプローブです。システム・トレースやコンパクトフロートレース用の4ビットトレースポートをサポートしています。さらに、ミックスドシグナルプローブを接続して、デジタルまたはアナログ信号を解析することができます。
JTAG (IEEE 1149.1)
JTAGは、ほとんどのCPUで一般的に利用できる通信プロトコルです。元々はバウンダリースキャンデバイステスト用に開発されたもので、JTAGによって外部ツールはチップ内部のテストアクセスポイント(TAP)コントローラと通信することができます。TAPはチップ内のデバッグインフラへのアクセスポイントです。TAPは、1つのデバッグプローブで複数のコアのデバッグを可能にするために、チェーン接続することができます。
cJTAG (IEEE 1149.7)
コンパクトJTAG(cJTAG)は、デバッガとコアのテストアクセスポイント(TAP)間のJTAG通信をシリアル化することで、デバッグインターフェイスのピン数を削減するJTAGベースの技術です。複数のチップをスター型トポロジーでサポートできます。通常のJTAGと比較して、デバッグ性能は若干低下しますが、物理ピンのコストを削減できます。
CoreSightシリアルワイヤデバッグ(SWD)
SWD(Serial Wire Debug)は、Arm®によって定義された2ピンのデバッグインターフェースで、CoreSight™デバッグインフラストラクチャに最大限のパフォーマンスでアクセスできるように最適化されています。
Infineon DAP
インフィニオンデバイスアクセスポート(DAP)は、2ピン以上の多用途デバッグインターフェースです。CRC6保護機能により、ノイズの多い環境でも堅牢です。JTAGよりもはるかに高い周波数をサポートし、低~中帯域幅でのトレース・データ送信も可能です。
Nexus(IEEE 5001)
Nexusは組み込みプロセッサのデバッグとトレースのための標準を定義しています。最近の Nexus 準拠チップのほとんどは、デバッグ用に通常の JTAG を提供し、リアルタイムのトレースデータ送信用にのみ補助ポートを使用します。しかし、MPC56x や MP63x のようないくつかのチップは、デバッグとトレースの両方にパラレル補助ポートを全二重モードで使用します。
BDM
バックグラウンドデバッグモード(BDM)は、オンチップデバッグ用のシリアルシフトレジスタ・プロトコルを提供します。もともとはMotorola/Freescaleが設計したもので、NXPのColdFire、M68K、MPC55x、PowerQuiccファミリーのデバイスに使用されています。S12/S12X/S12Z デバイスで使用されるシングルワイヤ BDM もあります。
ルネサスLPD/UARTモード
ローピンデバッグ(LPD)モードは、ルネサス独自のデバッグプロトコルです。LPD4(4ピン)とLPD1(1ピン)があります。LPD4モードは、低帯域幅とソフトウェアトレース(SFT)もサポートしています。シリアルフラッシュプログラミングでは、ルネサスのデバッグプロトコルはさらに非同期および同期インターフェース・モード(UART / CSI)をサポートしています。
インテル®帯域外(OOB)ホスティングDCI
インテル® DCI OOB プロトコルは、インテル® ターゲットをデバッグするためのインテル® ダイレクトコネクトインターフェース (DCI) へのアクセスを提供します。USB 3.2 Gen 2x1ポートのピンを使用します。アーリーブートアクセスを提供します。
Andes Serial Debug Port
シリアルデバッグポートは、アンデステクノロジーが設計したAndesCore™およびRISC-Vプロセッサ用の2線式オプションです。
スパイ・バイ・ワイヤー
Spy-Bi-Wireはテキサス・インスツルメンツ社が開発したシリアル化されたJTAGプロトコル(cJTAGに類似)で、通常のJTAGに加えて一部のMSP430マイコンで利用可能です。Spy-Bi-Wireを使用することで、4つの物理ピンが他の目的に使用できるようになります。
Spitfire
SPITFIRE™はSPIベースのシリアルプロトコルで、Microchip社のdsPIC®プロセッサを2本のワイヤでデバッグするために使用されます。AUTO26デバッグプローブはdsPIC®のフラッシュメモリをプログラムするICSPプロトコルもサポートしています。
UPDI
Microchip が設計した Unified Program and Debug Interface (UPDI) は、チップのリセットピンでもある 1 つのピンを通して tinyAVR® と megaAVR® デバイスをデバッグおよびプログラムするための独自のプロトコルです。これらのデバイスはシリアル ペリフェラル インターフェース (SPI) 経由でもプログラムできます。
ルネサスシングルワイヤUART
RL78プロセッサは、RESETピンとTOOL0ピンを使用するUARTのような1行デバッグインターフェースを介してデバッグされますが、古い78K0Rプロセッサは追加の信号TOOL1を使用します。
eJTAG
IEEE 1149.1 JTAG仕様を拡張し、MIPSベースのプロセッサとSoCにカスタムデバッグインターフェースを提供します。
新しいテクノロジ
TRACE32 は、デバッグ技術とツールの最前線で活躍しています。ローターバッハのエンジニアは、あらゆる組込み関連のワーキンググループや運営委員会のメンバーであることがよくあります。これらの新しいインターフェースには、SPIデバッグ、DCI-OOB、USBデバッグ、CANデバッグなどがあります。