USB経由でのデバッグ
テッセント・エンベデッド・アナリティクス
テッセント・エンベデッド・アナリティクス・エコシステムは、デバッグとトレースのための分析モジュールを提供します。通信は、メッセージエンジンによってルーティングされるメッセージに基づいている。コミュニケータは、様々な物理インターフェース(その一つがUSB)を介してメッセージを送信することができます。
特徴
- デバッグとトレースに必要なすべてのIPブロックをフルサポート
- USBスタック経由のストップモードデバッグ
- 同一コアと異なるアーキテクチャのコアのマルチコアデバッグ
- Linuxを含むOSを意識したデバッグ
- USBスタックによるコアトレースとバスモニタリング
![ローターバッハ-テッセント-USB-デバッグ-オーバービュー ローターバッハ-テッセント-USB-デバッグ-オーバービュー](https://jp.lauterbach.com/media/c5/60/29/1673440015/lauterbach-tessent-usb-debugging-overview.jpg)
インテルダイレクトコネクトインターフェイス(DCI) DbC
インテルDCI DbCは、USBポート経由でインテルx86プラットフォームのデバッグを可能にします。通信インフラはJTAGに基づいています。中心的なコンポーネントはDCIブリッジで、USB経由で送られてくるコマンドに基づいてJTAGスキャンを生成します。これらのJTAGシーケンスにより、チップの内部テストアクセスポート(TAP)だけでなく、外部接続されたJTAGデバイス(クライアントやサーバーシステムのCPUなど)にもアクセスできます。
特徴
- USBスタック経由のストップモードデバッグ
- 同一コア(ハイパースレッディングを含む)と異なるアーキテクチャのコアのマルチコアデバッグ
- すべてのUEFIフェーズ用のテーラーメイドGUIによるBIOS/UEFIデバッグ
- LinuxおよびWindowsに対応したデバッグ
![ローターバッハ-Intel-DCI デバッグの概要 ローターバッハ-Intel-DCI デバッグの概要](https://jp.lauterbach.com/media/19/d9/6e/1673440015/lauterbach-intel-dci-debugging-overview.jpg)
Arm コアサイトワイヤプロトコル(CSWP)
Arm CSWPプロトコルは標準化されたトランスポート・プロトコルであり、物理リンクに依存しない。Arms CoreSight SoC-600 IPを実装することで、SoCはデバッグ・メモリ空間へのアクセス標準と、高帯域幅ストリーミングトレースモードをサポートする拡張組み込みトレースルーター(ETR)を活用することができます。SoCとPowerView 間の通信は、チップ上に実装されたCSWPサーバーによって制御されます。
特徴
- デバッグおよびトレース用にネッデッドされたすべてのIPブロックをフルサポート
- USBスタック経由のストップモードデバッグ
- 同一コアと異なるアーキテクチャのコアのマルチコアデバッグ
- Linuxを含むOSを意識したデバッグ
- USBスタックによるコアのトレース
![CSWPローターバッハ CSWPローターバッハ](https://jp.lauterbach.com/media/1c/87/63/1686919356/CSWP.jpg)