USB経由でのデバッグ

USB
概要

USB接続による完全なデバッグとトレース体験

アプリケーションによっては、ターゲットがクローズドシャーシ内にある場合など、デバッグ/トレースインターフェイスに物理的にアクセスすることなく、ターゲットをデバッグおよびトレースする必要があります。TRACE32 ® は、ターゲットと(ホスト)コンピュータ間のUSB接続を使用することで、制限なしに完全なデバッグおよびトレース機能を実現するいくつかのシリコンIPソリューションをサポートしています。これらのソリューションは、デバッグ/トレース・インターフェースへの物理的なアクセスを必要とせずに、ターゲットへの低レベルのアクセスを提供します。

ベネフィット

専用デバッグポートなしで完全なデバッグ機能を利用する

TRACE32®によるUSBデバッグは多くの利点を提供します。USBは様々な理由で従来のJTAGデバッグが使用できないアプリケーションのデバッグに使用することができますが、当社のハードウェアベースの製品と比較して、機能性やユーザエクスペリエンスに制限や違いはありません。

クローズドシャーシでのターゲットのデバッグとトレース

JTAGによるデバッグはPCBに直接アクセスする必要がありますが、USBポートは通常ターゲットケースの外からアクセスすることができます。TRACE32®では、このUSB接続をデバッグとトレースに使用することができます。これはインフィールドデバッグやフィールドリターンに特に有効です。

デバイスの小型化が可能に

USBインターフェースを使用することで、ターゲットのPCB上に余分なデバッグ・コネクタを設ける必要がありません。このため、これらのソリューションは、小型フォーム・ファクタの民生用電子機器のような、基板サイズ要件が厳しいデバイスに特に適しています。

高速トレースを有効にする

USBは最新世代では非常に高い帯域幅を提供します。TRACE32®を使用すると、トレースのために高いデータ転送速度を利用することができます。

充実した機能セットとシームレスな統合

当社のUSBソリューションは、従来のJTAGデバッグ用のTRACE32®ソフトウェアスタックをベースにしています。そのため、TRACE32®の全機能、同じユーザインタフェース、ハードウェアデバッガとほぼ同じ動作を利用することができます。将来のリリースで実装されるTRACE32®の新機能は、USB版とJTAG版で常に互換性があります。

対応技術

TRACE32 ® USB経由でデバッグとトレースのための様々な技術をサポート

USB経由のデバッグシナリオでは、TRACE32®はターゲットシステム上のシリコンベンダ固有の特別なIPと通信します。このIPは特別にエンコードされたデバッグコマンドをUSB経由で受信し、オンチップ通信インフラを介してコアや他のIPブロックに渡します。

TRACE32 ソフトウェアはフロントエンドとバックエンドの2つの部分を実装しています。 バックエンドはフロントエンドからハイレベルコマンドを受信します。その後、これらのハイレベルコマンドをチップ固有のローレベルコマンドに変換し、IPブロックと通信インフラストラクチャを介してコアをデバッグします。

テッセント・エンベデッド・アナリティクス

テッセント・エンベデッド・アナリティクス・エコシステムは、デバッグとトレースのための分析モジュールを提供します。通信は、メッセージエンジンによってルーティングされるメッセージに基づいている。コミュニケータは、様々な物理インターフェース(その一つがUSB)を介してメッセージを送信することができます。

特徴

  • デバッグとトレースに必要なすべてのIPブロックをフルサポート
  • USBスタック経由のストップモードデバッグ
  • 同一コアと異なるアーキテクチャのコアのマルチコアデバッグ
  • Linuxを含むOSを意識したデバッグ
  • USBスタックによるコアトレースとバスモニタリング

対応インターフェイス

USB

対応アーキテクチャ

ローターバッハ-テッセント-USB-デバッグ-オーバービュー

インテルダイレクトコネクトインターフェイス(DCI) DbC

インテルDCI DbCは、USBポート経由でインテルx86プラットフォームのデバッグを可能にします。通信インフラはJTAGに基づいています。中心的なコンポーネントはDCIブリッジで、USB経由で送られてくるコマンドに基づいてJTAGスキャンを生成します。これらのJTAGシーケンスにより、チップの内部テストアクセスポート(TAP)だけでなく、外部接続されたJTAGデバイス(クライアントやサーバーシステムのCPUなど)にもアクセスできます。

特徴

  • USBスタック経由のストップモードデバッグ
  • 同一コア(ハイパースレッディングを含む)と異なるアーキテクチャのコアのマルチコアデバッグ
  • すべてのUEFIフェーズ用のテーラーメイドGUIによるBIOS/UEFIデバッグ
  • LinuxおよびWindowsに対応したデバッグ

対応インターフェイス

USB

対応アーキテクチャ

ローターバッハ-Intel-DCI デバッグの概要

Arm コアサイトワイヤプロトコル(CSWP)

Arm CSWPプロトコルは標準化されたトランスポート・プロトコルであり、物理リンクに依存しない。Arms CoreSight SoC-600 IPを実装することで、SoCはデバッグ・メモリ空間へのアクセス標準と、高帯域幅ストリーミングトレースモードをサポートする拡張組み込みトレースルーター(ETR)を活用することができます。SoCとPowerView 間の通信は、チップ上に実装されたCSWPサーバーによって制御されます。

特徴

  • デバッグとトレースに必要なすべてのIPブロックをフルサポート
  • USBスタック経由のストップモードデバッグ
  • 同一コアと異なるアーキテクチャのコアのマルチコアデバッグ
  • Linuxを含むOSを意識したデバッグ
  • USBスタックによるコアのトレース

対応インターフェイス

USB

対応アーキテクチャ

Arm
典型的な構成

TRACE32 代表的な構成

PowerViewソフトウェア

インテル x86 アーキテクチャー向けインテル DCI DbC

インテルダイレクトコネクトインターフェース(DCI)を搭載したSoCのデバッグ&トレース。