USB経由でのデバッグ
USB接続による完全なデバッグとトレース体験
アプリケーションによっては、ターゲットがクローズドシャーシ内にある場合など、デバッグ/トレースインターフェイスに物理的にアクセスすることなく、ターゲットをデバッグおよびトレースする必要があります。TRACE32 ® は、ターゲットと（ホスト）コンピュータ間のUSB接続を使用することで、制限なしに完全なデバッグおよびトレース機能を実現するいくつかのシリコンIPソリューションをサポートしています。これらのソリューションは、デバッグ/トレース・インターフェースへの物理的なアクセスを必要とせずに、ターゲットへの低レベルのアクセスを提供します。
Tessent Embedded Analytics
テッセントエンベデッドアナリティクスエコシステムは、デバッグとトレースのための分析モジュールを提供します。通信は、メッセージエンジンによってルーティングされるメッセージに基づいている。コミュニケータは、様々な物理インターフェース（その一つがUSB）を介してメッセージを送信することができます。
特徴
- デバッグとトレースに必要なすべてのIPブロックをフルサポート
- USBスタック経由のストップモードデバッグ
- 同一コアと異なるアーキテクチャのコアのマルチコアデバッグ
- Linuxを含むOSを意識したデバッグ
- USBスタックによるコアトレースとバスモニタリング
インテルダイレクトコネクトインターフェイス（DCI） DbC
インテルDCI DbCは、USBポート経由でインテルx86プラットフォームのデバッグを可能にします。通信インフラはJTAGに基づいています。中心的なコンポーネントはDCIブリッジで、USB経由で送られてくるコマンドに基づいてJTAGスキャンを生成します。これらのJTAGシーケンスにより、チップの内部テストアクセスポート（TAP）だけでなく、外部接続されたJTAGデバイス（クライアントやサーバーシステムのCPUなど）にもアクセスできます。
特徴
- USBスタック経由のストップモードデバッグ
- 同一コア（ハイパースレッディングを含む）と異なるアーキテクチャのコアのマルチコアデバッグ
- すべてのUEFIフェーズ用の個別仕様GUIによるBIOS/UEFIデバッグ
- LinuxおよびWindowsに対応したデバッグ
Arm CoreSight Wire Protocol（CSWP）
Arm CSWPプロトコルは標準化されたトランスポートプロトコルであり、物理リンクに依存しません。Arms CoreSight SoC-600 IPを実装することで、SoCはデバッグ・メモリ空間へのアクセス標準と、高帯域幅ストリーミングトレースモードをサポートする拡張組み込みトレースルーター（ETR）を活用できます。SoCとPowerView間の通信は、チップ上に実装されたCSWPサーバーによって制御されます。
特徴
- デバッグおよびトレースに必要なすべてのIPブロックをすべて対応
- USBスタック経由のストップモードデバッグ
- 同一コアと異なるアーキテクチャのコアのマルチコアデバッグ
- Linuxを含むOSを意識したデバッグ
- USBスタックによるコアのトレース
TRACE32 代表的な構成
64ビットRISC-V向けTessent Embedded Analytics
Tessent Embedded Analytics IPのUSB Communicatorを搭載したSoCをデバッグ＆トレース
インテル x86 アーキテクチャー向けインテル DCI DbC
インテルダイレクトコネクトインターフェース（DCI）を搭載したSoCのデバッグ＆トレース